stoneship.org.uk Git - onewire/blob - dist/XC8_12F1822/production/uart_test.X.production.sdb

   1 [p LITE_MODE AUTOSTATIC PIC14 PIC14E ]
   2 [d version 1.1 ]
   3 [d edition pro ]
   4 [d chip 12F1822 ]
   5 "53 configuration_bits.c
   6 [s S19 . 1 `uc 1 TMR1IE 1 0 :1:0
   7 `uc 1 TMR2IE 1 0 :1:1
   8 `uc 1 CCP1IE 1 0 :1:2
   9 `uc 1 SSP1IE 1 0 :1:3
  10 `uc 1 TXIE 1 0 :1:4
  11 `uc 1 RCIE 1 0 :1:5
  12 `uc 1 ADIE 1 0 :1:6
  13 `uc 1 TMR1GIE 1 0 :1:7
  14 ]
  15 [u S28 . 1 `S19 1 . 1 0 ]
  16 "1274 /opt/microchip/xc8/v1.12/include/pic12f1822.h
  17 [s S40 . 1 `uc 1 TMR1IF 1 0 :1:0
  18 `uc 1 TMR2IF 1 0 :1:1
  19 `uc 1 CCP1IF 1 0 :1:2
  20 `uc 1 SSP1IF 1 0 :1:3
  21 `uc 1 TXIF 1 0 :1:4
  22 `uc 1 RCIF 1 0 :1:5
  23 `uc 1 ADIF 1 0 :1:6
  24 `uc 1 TMR1GIF 1 0 :1:7
  25 ]
  26 [u S49 . 1 `S40 1 . 1 0 ]
  27 "25 interrupts.c
  28 [v F2213 `(v  1 t 0 ]
  29 "15 user.h
  30 [s S104 . 1 `uc 1 TRISA0 1 0 :1:0
  31 `uc 1 TRISA1 1 0 :1:1
  32 `uc 1 TRISA2 1 0 :1:2
  33 `uc 1 TRISA3 1 0 :1:3
  34 `uc 1 TRISA4 1 0 :1:4
  35 `uc 1 TRISA5 1 0 :1:5
  36 ]
  37 [u S111 . 1 `S104 1 . 1 0 ]
  38 "1223 /opt/microchip/xc8/v1.12/include/pic12f1822.h
  39 [s S121 . 1 `uc 1 RA0 1 0 :1:0
  40 `uc 1 RA1 1 0 :1:1
  41 `uc 1 RA2 1 0 :1:2
  42 `uc 1 RA3 1 0 :1:3
  43 `uc 1 RA4 1 0 :1:4
  44 `uc 1 RA5 1 0 :1:5
  45 ]
  46 [s S128 . 1 `uc 1 AN0 1 0 :1:0
  47 `uc 1 AN1 1 0 :1:1
  48 `uc 1 AN2 1 0 :1:2
  49 `uc 1 . 1 0 :1:3
  50 `uc 1 AN3 1 0 :1:4
  51 ]
  52 [s S134 . 1 `uc 1 CPS0 1 0 :1:0
  53 `uc 1 CPS1 1 0 :1:1
  54 `uc 1 CPS2 1 0 :1:2
  55 `uc 1 . 1 0 :1:3
  56 `uc 1 CPS3 1 0 :1:4
  57 ]
  58 [s S140 . 1 `uc 1 C1INP 1 0 :1:0
  59 `uc 1 C1IN0N 1 0 :1:1
  60 `uc 1 C1OUT 1 0 :1:2
  61 `uc 1 . 1 0 :1:3
  62 `uc 1 C1IN1N 1 0 :1:4
  63 ]
  64 [s S146 . 1 `uc 1 DACOUT 1 0 :1:0
  65 `uc 1 SRI 1 0 :1:1
  66 `uc 1 SRQ 1 0 :1:2
  67 `uc 1 . 1 0 :2:3
  68 `uc 1 SRNQ 1 0 :1:5
  69 ]
  70 [s S152 . 1 `uc 1 . 1 0 :1:0
  71 `uc 1 SCK 1 0 :1:1
  72 `uc 1 T0CKI 1 0 :1:2
  73 `uc 1 . 1 0 :1:3
  74 `uc 1 T1OSO 1 0 :1:4
  75 `uc 1 T1CKI 1 0 :1:5
  76 ]
  77 [s S159 . 1 `uc 1 . 1 0 :1:0
  78 `uc 1 SCL 1 0 :1:1
  79 `uc 1 SDA 1 0 :1:2
  80 `uc 1 nMCLR 1 0 :1:3
  81 `uc 1 CLKR 1 0 :1:4
  82 `uc 1 T1OSI 1 0 :1:5
  83 ]
  84 [s S166 . 1 `uc 1 MDOUT 1 0 :1:0
  85 `uc 1 MDMIN 1 0 :1:1
  86 `uc 1 MDCIN1 1 0 :1:2
  87 `uc 1 . 1 0 :1:3
  88 `uc 1 MDCIN2 1 0 :1:4
  89 ]
  90 [s S172 . 1 `uc 1 . 1 0 :2:0
  91 `uc 1 SDI 1 0 :1:2
  92 `uc 1 . 1 0 :1:3
  93 `uc 1 OSC2 1 0 :1:4
  94 `uc 1 OSC1 1 0 :1:5
  95 ]
  96 [s S178 . 1 `uc 1 . 1 0 :2:0
  97 `uc 1 FLT0 1 0 :1:2
  98 `uc 1 . 1 0 :1:3
  99 `uc 1 CLKOUT 1 0 :1:4
 100 `uc 1 CLKIN 1 0 :1:5
 101 ]
 102 [u S184 . 1 `S121 1 . 1 0 `S128 1 . 1 0 `S134 1 . 1 0 `S140 1 . 1 0 `S146 1 . 1 0 `S152 1 . 1 0 `S159 1 . 1 0 `S166 1 . 1 0 `S172 1 . 1 0 `S178 1 . 1 0 ]
 103 "27 onewire.h
 104 [v F3636 `(v  1 t 0 ]
 105 "28
 106 [v F3639 `(v  1 t 0 ]
 107 "29
 108 [v F3642 `(v  1 t 0 ]
 109 "30
 110 [v F3645 `(uc  1 t 1 ]
 111 "16 user.h
 112 [s S346 . 1 `uc 1 TMR1IE 1 0 :1:0
 113 `uc 1 TMR2IE 1 0 :1:1
 114 `uc 1 CCP1IE 1 0 :1:2
 115 `uc 1 SSP1IE 1 0 :1:3
 116 `uc 1 TXIE 1 0 :1:4
 117 `uc 1 RCIE 1 0 :1:5
 118 `uc 1 ADIE 1 0 :1:6
 119 `uc 1 TMR1GIE 1 0 :1:7
 120 ]
 121 [u S355 . 1 `S19 1 . 1 0 ]
 122 "2824 /opt/microchip/xc8/v1.12/include/pic12f1822.h
 123 [s S359 . 1 `uc 1 RX9D 1 0 :1:0
 124 `uc 1 OERR 1 0 :1:1
 125 `uc 1 FERR 1 0 :1:2
 126 `uc 1 ADDEN 1 0 :1:3
 127 `uc 1 CREN 1 0 :1:4
 128 `uc 1 SREN 1 0 :1:5
 129 `uc 1 RX9 1 0 :1:6
 130 `uc 1 SPEN 1 0 :1:7
 131 ]
 132 [u S368 . 1 `S359 1 . 1 0 ]
 133 "2805
 134 [s S381 . 1 `uc 1 TMR1IF 1 0 :1:0
 135 `uc 1 TMR2IF 1 0 :1:1
 136 `uc 1 CCP1IF 1 0 :1:2
 137 `uc 1 SSP1IF 1 0 :1:3
 138 `uc 1 TXIF 1 0 :1:4
 139 `uc 1 RCIF 1 0 :1:5
 140 `uc 1 ADIF 1 0 :1:6
 141 `uc 1 TMR1GIF 1 0 :1:7
 142 ]
 143 [u S390 . 1 `S40 1 . 1 0 ]
 144 "715
 145 [s S393 . 1 `uc 1 IOCIF 1 0 :1:0
 146 `uc 1 INTF 1 0 :1:1
 147 `uc 1 TMR0IF 1 0 :1:2
 148 `uc 1 IOCIE 1 0 :1:3
 149 `uc 1 INTE 1 0 :1:4
 150 `uc 1 TMR0IE 1 0 :1:5
 151 `uc 1 PEIE 1 0 :1:6
 152 `uc 1 GIE 1 0 :1:7
 153 ]
 154 [s S402 . 1 `uc 1 . 1 0 :2:0
 155 `uc 1 T0IF 1 0 :1:2
 156 `uc 1 . 1 0 :2:3
 157 `uc 1 T0IE 1 0 :1:5
 158 ]
 159 [u S407 . 1 `S393 1 . 1 0 `S402 1 . 1 0 ]
 160 "390 main.c
 161 [s S555 . 1 `uc 1 SCS0 1 0 :1:0
 162 `uc 1 SCS1 1 0 :1:1
 163 `uc 1 . 1 0 :1:2
 164 `uc 1 IRCF0 1 0 :1:3
 165 `uc 1 IRCF1 1 0 :1:4
 166 `uc 1 IRCF2 1 0 :1:5
 167 `uc 1 IRCF3 1 0 :1:6
 168 `uc 1 SPLLEN 1 0 :1:7
 169 ]
 170 [s S564 . 1 `uc 1 SCS 1 0 :2:0
 171 `uc 1 . 1 0 :1:2
 172 `uc 1 IRCF 1 0 :4:3
 173 ]
 174 [u S568 . 1 `S555 1 . 1 0 `S564 1 . 1 0 ]
 175 "26 system.c
 176 [s S597 . 1 `uc 1 SWDTEN 1 0 :1:0
 177 `uc 1 WDTPS0 1 0 :1:1
 178 `uc 1 WDTPS1 1 0 :1:2
 179 `uc 1 WDTPS2 1 0 :1:3
 180 `uc 1 WDTPS3 1 0 :1:4
 181 `uc 1 WDTPS4 1 0 :1:5
 182 ]
 183 [s S604 . 1 `uc 1 . 1 0 :1:0
 184 `uc 1 WDTPS 1 0 :5:1
 185 ]
 186 [u S607 . 1 `S597 1 . 1 0 `S604 1 . 1 0 ]
 187 "1508 /opt/microchip/xc8/v1.12/include/pic12f1822.h
 188 [s S621 . 1 `uc 1 CCP1SEL 1 0 :1:0
 189 `uc 1 P1BSEL 1 0 :1:1
 190 `uc 1 TXCKSEL 1 0 :1:2
 191 `uc 1 T1GSEL 1 0 :1:3
 192 `uc 1 . 1 0 :1:4
 193 `uc 1 SSSEL 1 0 :1:5
 194 `uc 1 SDOSEL 1 0 :1:6
 195 `uc 1 RXDTSEL 1 0 :1:7
 196 ]
 197 [s S630 . 1 `uc 1 . 1 0 :5:0
 198 `uc 1 SS1SEL 1 0 :1:5
 199 `uc 1 SDO1SEL 1 0 :1:6
 200 ]
 201 [u S634 . 1 `S621 1 . 1 0 `S630 1 . 1 0 ]
 202 "2459
 203 [s S651 . 1 `uc 1 TRISA0 1 0 :1:0
 204 `uc 1 TRISA1 1 0 :1:1
 205 `uc 1 TRISA2 1 0 :1:2
 206 `uc 1 TRISA3 1 0 :1:3
 207 `uc 1 TRISA4 1 0 :1:4
 208 `uc 1 TRISA5 1 0 :1:5
 209 ]
 210 [u S658 . 1 `S104 1 . 1 0 ]
 211 "3072
 212 [s S663 . 1 `uc 1 PS0 1 0 :1:0
 213 `uc 1 PS1 1 0 :1:1
 214 `uc 1 PS2 1 0 :1:2
 215 `uc 1 PSA 1 0 :1:3
 216 `uc 1 TMR0SE 1 0 :1:4
 217 `uc 1 TMR0CS 1 0 :1:5
 218 `uc 1 INTEDG 1 0 :1:6
 219 `uc 1 nWPUEN 1 0 :1:7
 220 ]
 221 [s S672 . 1 `uc 1 PS 1 0 :3:0
 222 `uc 1 . 1 0 :1:3
 223 `uc 1 T0SE 1 0 :1:4
 224 `uc 1 T0CS 1 0 :1:5
 225 ]
 226 [u S677 . 1 `S663 1 . 1 0 `S672 1 . 1 0 ]
 227 "1380
 228 [s S695 . 1 `uc 1 TX9D 1 0 :1:0
 229 `uc 1 TRMT 1 0 :1:1
 230 `uc 1 BRGH 1 0 :1:2
 231 `uc 1 SENDB 1 0 :1:3
 232 `uc 1 SYNC 1 0 :1:4
 233 `uc 1 TXEN 1 0 :1:5
 234 `uc 1 TX9 1 0 :1:6
 235 `uc 1 CSRC 1 0 :1:7
 236 ]
 237 [u S704 . 1 `S695 1 . 1 0 ]
 238 "2977
 239 [s S716 . 1 `uc 1 RX9D 1 0 :1:0
 240 `uc 1 OERR 1 0 :1:1
 241 `uc 1 FERR 1 0 :1:2
 242 `uc 1 ADDEN 1 0 :1:3
 243 `uc 1 CREN 1 0 :1:4
 244 `uc 1 SREN 1 0 :1:5
 245 `uc 1 RX9 1 0 :1:6
 246 `uc 1 SPEN 1 0 :1:7
 247 ]
 248 [u S725 . 1 `S359 1 . 1 0 ]
 249 "2916
 250 [s S728 . 1 `uc 1 ABDEN 1 0 :1:0
 251 `uc 1 WUE 1 0 :1:1
 252 `uc 1 . 1 0 :1:2
 253 `uc 1 BRG16 1 0 :1:3
 254 `uc 1 SCKP 1 0 :1:4
 255 `uc 1 . 1 0 :1:5
 256 `uc 1 RCIDL 1 0 :1:6
 257 `uc 1 ABDOVF 1 0 :1:7
 258 ]
 259 [u S737 . 1 `S728 1 . 1 0 ]
 260 "2848
 261 [s S750 . 1 `uc 1 IOCIF 1 0 :1:0
 262 `uc 1 INTF 1 0 :1:1
 263 `uc 1 TMR0IF 1 0 :1:2
 264 `uc 1 IOCIE 1 0 :1:3
 265 `uc 1 INTE 1 0 :1:4
 266 `uc 1 TMR0IE 1 0 :1:5
 267 `uc 1 PEIE 1 0 :1:6
 268 `uc 1 GIE 1 0 :1:7
 269 ]
 270 [s S759 . 1 `uc 1 . 1 0 :2:0
 271 `uc 1 T0IF 1 0 :1:2
 272 `uc 1 . 1 0 :2:3
 273 `uc 1 T0IE 1 0 :1:5
 274 ]
 275 [u S764 . 1 `S393 1 . 1 0 `S402 1 . 1 0 ]
 276 "355
 277 [s S768 . 1 `uc 1 TMR1IE 1 0 :1:0
 278 `uc 1 TMR2IE 1 0 :1:1
 279 `uc 1 CCP1IE 1 0 :1:2
 280 `uc 1 SSP1IE 1 0 :1:3
 281 `uc 1 TXIE 1 0 :1:4
 282 `uc 1 RCIE 1 0 :1:5
 283 `uc 1 ADIE 1 0 :1:6
 284 `uc 1 TMR1GIE 1 0 :1:7
 285 ]
 286 [u S777 . 1 `S19 1 . 1 0 ]
 287 "63 user.c
 288 [s S821 . 1 `uc 1 RA0 1 0 :1:0
 289 `uc 1 RA1 1 0 :1:1
 290 `uc 1 RA2 1 0 :1:2
 291 `uc 1 RA3 1 0 :1:3
 292 `uc 1 RA4 1 0 :1:4
 293 `uc 1 RA5 1 0 :1:5
 294 ]
 295 [s S828 . 1 `uc 1 AN0 1 0 :1:0
 296 `uc 1 AN1 1 0 :1:1
 297 `uc 1 AN2 1 0 :1:2
 298 `uc 1 . 1 0 :1:3
 299 `uc 1 AN3 1 0 :1:4
 300 ]
 301 [s S834 . 1 `uc 1 CPS0 1 0 :1:0
 302 `uc 1 CPS1 1 0 :1:1
 303 `uc 1 CPS2 1 0 :1:2
 304 `uc 1 . 1 0 :1:3
 305 `uc 1 CPS3 1 0 :1:4
 306 ]
 307 [s S840 . 1 `uc 1 C1INP 1 0 :1:0
 308 `uc 1 C1IN0N 1 0 :1:1
 309 `uc 1 C1OUT 1 0 :1:2
 310 `uc 1 . 1 0 :1:3
 311 `uc 1 C1IN1N 1 0 :1:4
 312 ]
 313 [s S846 . 1 `uc 1 DACOUT 1 0 :1:0
 314 `uc 1 SRI 1 0 :1:1
 315 `uc 1 SRQ 1 0 :1:2
 316 `uc 1 . 1 0 :2:3
 317 `uc 1 SRNQ 1 0 :1:5
 318 ]
 319 [s S852 . 1 `uc 1 . 1 0 :1:0
 320 `uc 1 SCK 1 0 :1:1
 321 `uc 1 T0CKI 1 0 :1:2
 322 `uc 1 . 1 0 :1:3
 323 `uc 1 T1OSO 1 0 :1:4
 324 `uc 1 T1CKI 1 0 :1:5
 325 ]
 326 [s S859 . 1 `uc 1 . 1 0 :1:0
 327 `uc 1 SCL 1 0 :1:1
 328 `uc 1 SDA 1 0 :1:2
 329 `uc 1 nMCLR 1 0 :1:3
 330 `uc 1 CLKR 1 0 :1:4
 331 `uc 1 T1OSI 1 0 :1:5
 332 ]
 333 [s S866 . 1 `uc 1 MDOUT 1 0 :1:0
 334 `uc 1 MDMIN 1 0 :1:1
 335 `uc 1 MDCIN1 1 0 :1:2
 336 `uc 1 . 1 0 :1:3
 337 `uc 1 MDCIN2 1 0 :1:4
 338 ]
 339 [s S872 . 1 `uc 1 . 1 0 :2:0
 340 `uc 1 SDI 1 0 :1:2
 341 `uc 1 . 1 0 :1:3
 342 `uc 1 OSC2 1 0 :1:4
 343 `uc 1 OSC1 1 0 :1:5
 344 ]
 345 [s S878 . 1 `uc 1 . 1 0 :2:0
 346 `uc 1 FLT0 1 0 :1:2
 347 `uc 1 . 1 0 :1:3
 348 `uc 1 CLKOUT 1 0 :1:4
 349 `uc 1 CLKIN 1 0 :1:5
 350 ]
 351 [u S884 . 1 `S121 1 . 1 0 `S128 1 . 1 0 `S134 1 . 1 0 `S140 1 . 1 0 `S146 1 . 1 0 `S152 1 . 1 0 `S159 1 . 1 0 `S166 1 . 1 0 `S172 1 . 1 0 `S178 1 . 1 0 ]
 352 "489 /opt/microchip/xc8/v1.12/include/pic12f1822.h
 353 [s S896 . 1 `uc 1 TRISA0 1 0 :1:0
 354 `uc 1 TRISA1 1 0 :1:1
 355 `uc 1 TRISA2 1 0 :1:2
 356 `uc 1 TRISA3 1 0 :1:3
 357 `uc 1 TRISA4 1 0 :1:4
 358 `uc 1 TRISA5 1 0 :1:5
 359 ]
 360 [u S903 . 1 `S104 1 . 1 0 ]
 361 "27 onewire.h
 362 [v F3573 `(v  1 t 0 ]
 363 "28
 364 [v F3576 `(v  1 t 0 ]
 365 "29
 366 [v F3579 `(v  1 t 0 ]
 367 "30
 368 [v F3582 `(uc  1 t 1 ]